XAOC Devices GERA

Xaoc Devices Gera Leibniz Binary Subsystem 位元遮罩與 AND 邏輯控制模組（1989）

XAOC Devices GERA 是一款 Eurorack 格式的 Logic 模組，作為 Leibniz Binary Subsystem 的位元遮罩與 AND 邏輯控制元件。

Gera 是 Xaoc Devices Leibniz Binary Subsystem 中的核心控制模組之一，其設計目的並非進行訊號轉換，而是直接操控 Leibniz bus 上的數位位元資料（binary data）。在整個 Leibniz 架構中，Gera 扮演的是「Binary Product Commander」的角色，透過硬體邏輯電路，對每一個位元進行即時的 AND（邏輯與）運算與遮罩（masking）。

Gera 必須與其他 Leibniz 模組一同使用，透過背後的 Leibniz header 與系統連接。模組本體提供 8 組獨立 gate 輸入，分別對應 Leibniz 資料中的 8 個位元。每一個位元都可以由外部 gate 訊號控制其是否通過，同時也可透過面板上的 8 顆發光 tact switch 進行手動反相（invert），讓使用者在不接任何 CV 或 gate 的情況下，也能直接介入位元邏輯。

Gera 的核心功能是對數位資料進行 AND 運算遮罩。以最常見的搭配 Drezno 為例，當 Drezno 將類比電壓或音訊轉換為 8-bit 數位資料後，Gera 可選擇性地遮蔽某些位元，進而產生各種不同階梯式量化結果。這類量化並非傳統音階量化，而是基於位元結構本身，能夠產生高度非線性、非音階導向的電壓變化，非常適合用於實驗性旋律、破碎音高、數位感 glissando 或不穩定控制電壓。

值得注意的是，Gera 不依賴 Drezno 也能運作。AND 邏輯本身即是數位序列、自動化、混沌系統與節奏生成的重要基礎。透過與 Lipsk、Erfurt、Jena 等模組互相回饋，Gera 能成為生成 pseudo-chaotic gate pattern、數位節奏變化與 cybernetic modular patch 的關鍵元件。

由於 Gera 完全基於 硬體邏輯（CMOS logic） 運作，系統中不存在 CPU、韌體或時序緩衝問題，因此幾乎沒有延遲，位元狀態可以在極高速度下變化，適用於控制訊號與音訊等級的高速數位處理。

產品特色

• Leibniz Binary Subsystem 核心組件
• 對 Leibniz bus 資料進行硬體式 Logical AND 運算
• 8 組獨立 gate 輸入，對應 8 個位元遮罩控制
• 每個位元皆配備發光 tact switch，可手動反相
• 可用於數位量化、序列自動化、節奏與混沌生成
• 純硬體邏輯電路，幾乎無延遲、可高速運作
• 適合實驗性模組系統與 cybernetic patch 架構

Leibniz Subsystem 擴充與搭配模組說明

• Drezno
  Leibniz 系統的輸入／輸出前端模組，包含 ADC 與 DAC，可將類比 CV 或音訊轉換為 8-bit 數位資料，亦可反向輸出為類比訊號。

• Lipsk
  Binary logic expander，可對個別位元進行 flip（invert）等邏輯處理，適合與 Gera 組合進行更複雜的位元操控。

• Jena
  多功能數位模組，可作為 CV / Audio waveshaper、wavetable oscillator、Walsh function generator 或節奏產生器。

• Erfurt
  雙向數位計數器與 frequency divider，可作為相位來源、掃描 Jena 波形、產生階梯電壓、或生成 pseudo-chaotic gate pattern。

• Poczdam
  Leibniz 資料路由模組，可在兩組 Leibniz data source 之間進行手動或遠端切換。